[기초 전자회로 이론] MOSFET의 Capacitance와 Multi Finger에 대해 알아보자.

MOSFET에서는 MOSFET의 구조로 인해 Parasitic Capacitor가 존재한다.

기본적인 MOSFET 구조를 보며 확인해보자.

 

Capacitance in MOSFET

아래 그림은 기본적인 MOSFET 구조에서 확인할 수 있는 parasitic capacitor를 표현한 그림이다.

MOSFET의 parasitic capacitor

 

그림에서 C₁은 Gate와 Channel 사이의 capacitor이다. Gate로 형성되는 Capacitor 이므로 Gate의 W에 비례하는 capacitance를 가진다. 또한 Chaanel로도 형성이 되므로 Length에도 비례한다. Gate와 Channel 사이에 C_ox가 존재하므로 이 parasitic capactior는 C_ox에도 비례하는 capacitance값을 가지게 된다.

 

다음은 그림에서 표현된 C₂의 capacitor에 대해 살펴보자. C₂의 capacitor는 Gate와 Source/Drain 사이의 겹쳐진 부분의 Capacitor(overlap Capacitor)이다. 겹쳐진 부분의 capacitance를 가지게 되므로 Length와는 관계를 가지지 않는다. 그러나 Width에는 비례하는 Capacitance를 가진다. 단위 width당 overlap capacitance를 C_ov라고 정의하면 C₂의 capacitance는 다음과 같이 나타낼 수 있다.

 

C₃와 C₄의 Capacitor는 Source/Drain과 substrate사이에 형성되는 depletion region으로 인해 생기는 capacitor이다. 이 capacitor를 Junction capacitance라고 부른다. 이 Junction cap은 두 가지 capacitor로 구성되어있다. Sidewall과 Bottom plate로 이루어진 junction cap이다. 아래 그림을 참고하자.

Junction cap components

 

위의 capacitor들을 종합하여 MOSFET의 동작 영역에 따라 MOSFET의 각 단자에서 보일 capacitor를 정리해보자.

정리하면 아래 표와 같이 표현할 수 있다.

MOSFET Capacitance Table

 

 

Multi-Finger Layout

MOSFET의 기본적인 Layout은 다음과 같다.

MOSFET Layout TOP-view

 

MOSFET Layout을 보면 위에서 본 Source와 Drain으로 형성되는 Capacitance는 Width와 L_diff로 구성됨을 알 수 있다.

Source와 Drain으로 형성된 capacitance를 줄이고 싶다면 Width를 줄이거나 L_diff를 줄이면 된다는 것을 확인할 수 있다. 그러나 L_diff의 경우는 공정상으로 이미 정해져 있는 경우가 많기 때문에 수정할 수 없다. 이때, Multi-Finger Layout을 사용하면 capacitance를 줄일 수 있다. Multi-Finger Layout이 어떻게 줄일 수 있는지 아래 Multi-Finger Layout을 보며 확인해보자.

MOSFET Multi-Finger Layout TOP-view

 

위의 Multi-Finger Layout과 Single-Finger Layout의 MOSFET W/L은 동일하다. 그러나 Layout상에서 width가 절반으로 줄었기 때문에 Drain 쪽 junction capacitance는 절반으로 줄었음을 확인할 수 있다. 이렇게 Multi Finger를 사용해 capacitance를 줄일 수 있다.

 

반응형

 

다음 장에서는 지금까지 다뤄왔던 MOSFET의 특성들을 적용해 증폭기 해석에서 자주 사용할 Small-Signal Model에 대해서 다루고자 한다.