[회로 기초] 차동 증폭기 회로에 대해 알아보자

차동 증폭기

차동 증폭기란 OP amp의 두 입력 전압 사이의 차이에 비례하는 전압을 출력하는 회로이다.

차동 증폭기 회로의 구조는 다음과 같다. 아래의 회로를 보며 차동 증폭기 회로의 동작을 알아보자.

차동 증폭기 회로

 

앞서 분석했던 것처럼 OP amp는 Ideal OP amp의 특성을 가진다는 가정으로 위의 회로를 해석해나간다.

Ideal OP amp의 입력 저항 특성으로 반전 입력 단자에서의 KCL을 적용하면 다음과 같은 식을 만들 수 있다.

 

위의 식을 출력 전압 V_o에 대해서 다시 정리하면 다음과 같이 표현할 수 있다.

 

이제는 Ideal OP amp의 특성 중 하나인 virtual short를 사용해 비반전 입력 단자의 전압과 반전 입력 단자의 전압이 동일하다는 것을 사용하여 반전 입력 단자의 전압 V_n을 비반전 입력 단자의 전압 V_p로 바꾸어 표현한다.

 

위의 식을 V_n과 V_a를 사용해 출력 전압 V_o를 표현한 식에 대입하면 다음과 같이 나타낼 수 있다.

좀 더 정리하면 다음과 같이 정리할 수 있다.

차동 증폭기 식

 

 

위의 식을 보면 Vb의 계수와 Va의 계수가 달라 출력 전압 Vo의 계산이 조금은 복잡하다.

여기에 다음 조건이 충족되면 식이 좀 더 간단해진다.

 

위의 조건이 충족되었을 때 차동 증폭기 식은 다음과 같다.

단순화된 차동 증폭기 식

 

이렇게 차동 증폭기에 대해 알아보았다.

차동 증폭기 식을 보면 나오지만 입력 전압의 차이에 대한 차동 증폭기의 출력 전압의 비례 상수는 OP amp에 상관없이 외부의 저항에 의해 조절됨을 알 수 있다.

앞에서 얘기했던 것처럼 차동 증폭기에서도 마찬가지로 우리는 Vcc와 -Vcc 전압을 고려하지 않고 풀어내고 있었다.

실제 회로에서 적용될 때는 Vcc와 -Vcc 전압에 출력 전압이 제약을 받는 것을 다시 생각해야 한다.