연산 증폭기(Operational amplifier)
연산 증폭기라고 알려진 전자 회로는 회로 구성시 많은 곳에 사용되는 회로의 전자 부품이다.
이 연산 증폭기를 처음 다룰 때 접근 방법은 블랙박스로 접근하는 방법을 취한다.
내가 처음 연산 증폭기를 공부할 때 이 부분에서 혼선이 많이 와서 어려움이 있었다.
이 어려움을 똑같이 겪고 있을 사람들을 위해 접근법에 대해서 공유해보았다.
블랙박스로 접근한다는 것은 연산 증폭기 내부에 대한 이해는 잠시 미뤄둔다는 뜻이다.
마치, 우리가 인덕터와 커패시터를 배웠을 때와 비슷하다고 생각하면 된다.
인덕터와 커패시터가 회로에서 동작하는 공식과 결과는 두 소자들의 동작 원리에 기반하여 발생하는 결과이다.
그러나, 동작 원리를 알고 있지 못하더라도 두 소자의 공식으로 해당 소자가 포함된 전자회로를 해석할 수 있었다.
연산 증폭기(OP amp)도 마찬가지로 동작 원리에 대해서는 모르더라도 "이 부품(소자)은 이러한 특성을 가지는구나"라고 생각하고 넘어가는 편이 조금이라도 더 쉽게 앞으로 다룰 내용들을 이해할 수 있을 것이다.
연산 증폭기 단자
연산 증폭기에서 주로 사용하는 단자는 다음 5개이다.
1. 반전 입력(inverting input)
2. 비반전 입력(non inverting input)
3. 출력(output)
4. 양의 전력 공급(V+)
5. 음의 전력 공급(V-)
위의 5개의 단자를 표현한 연산 증폭기(OP amp)의 회로 기호는 아래 그림이다.
연산 증폭기의 전압과 전류 및 기본 동작
연산 증폭기의 5개의 단자에 적용되는 전압과 전류에 대해 알아보자.
위에서 표기한 회로 기호대로 연산 증폭기의 동작 회로를 구성하면 아래와 같다.
먼저 전압에 대해서 위 회로를 풀어서 쓰면 다음과 같이 기술할 수 있다.
모든 전압은 공통 마디를 기준으로 측정한 값이다. 공통 마디를 0으로 가정하고 위의 회로를 이해해보자.
양의 전력 공급에는 VCC 전압이 입력으로 들어가고 음의 전력 공급에는 -VCC 전압이 입력으로 들어간다.
비반전 입력에는 Vp 전압이 반전 입력에는 Vn 전압이 입력으로 들어가고 이에 따른 출력으로 Vo 전압이 나오게 된다.
이번엔 전류에 대해서 기술해보자. 전류는 각 단자로 흘러 들어가는 방향을 기준으로 기술하였다.
비반전 입력단자로 흐르는 전류는 ip, 반전 입력단자로 흐르는 전류는 in이고 출력 단자로 흐르는 전류는 io이다. 양의 전력 공급 단자로 흐르는 전류는 ic+, 음의 전력 공급 단자로 흐르는 전류는 ic-이다.
연산 증폭기의 기본 동작은 다음과 같이 이루어진다.
연산 증폭기 OP amp의 기본 동작은 비반전 입력과 반전 입력의 차이에 비례한 전압을 출력하는 것이다.
여기서 이 비례 상수 A는 이득(gain)이라고 정의한다.
단순 계산으로 이득(gain)이 10인 연산 증폭기에 Vp와 Vn의 차이가 100mV이면 출력 전압 Vo는 1V가 나오는 것이다.
연산 증폭기 OP amp의 출력 전압이 입력 전압에 따라 어떻게 변하는지 살펴보자.
위에서 보았듯이 단일 입력 전압의 변화가 아닌 비반전 입력과 반전 입력 전압의 차이의 변화에 따라 출력 전압의 변화를 확인할 것이다. 두 전압 사이의 관계는 다음과 같이 나타낼 수 있다.
이상적인 연산 증폭기의 특성
이번에는 위에서 본 연산 증폭기 OP amp가 이상적(Ideal)인 회로 소자라고 가정해보자.
Ideal OP amp의 특성은 다음 4가지를 가진다.
1. Gain(A) → ∞
2. Rinput → ∞
3. Routput → 0
4. Bandwidth → ∞
위의 특성 4가지로 인해 생기는 제약이 생긴다.
먼저 Gain이 무한하다는 특성부터 살펴보자.
Gain이 무한하다면 Vp와 Vn의 차이가 조금만 생겨도 바로 -VCC 혹은 VCC의 출력 전압을 가지게 된다.
따라서 포화 영역이 아닌 선형 영역에서 동작하는 OP amp는 다음과 같은 특성을 가지게 된다.
위의 입력 전압 제약을 가상 단락(Virtual short)이라고 한다.
이번에는 Rinput이 무한하다는 특성을 살펴보자.
비반전 입력과 반전 입력의 저항이 무한히 크기 때문에 두 입력으로는 전류가 흐르지 않는다고 할 수 있다.
키르히호프의 전류 법칙으로부터, 연산 증폭기로 들어가는 전류의 합은 0이다. 이를 표현하면 다음과 같다.
위의 식에 Ideal OP amp의 입력 전류 제약을 대입하면 다음과 같은 식으로 나타낼 수 있다.
위 식은 놓치면 안 될 부분을 얘기해준다. 비록 입력 전류는 0이어서 무시해도 되지만, 출력 전류는 0이 아니라는 뜻이다. 입력 전류가 0이고 OP amp를 표현할 때 양의 전력 공급과 음의 전력 공급의 표시를 생략하기 때문에 출력 전류도 0으로 잘못 생각하는 경우가 생긴다. 이 부분을 조심해야 한다.
다음 장에서는 지금까지 알아본 OP amp의 특성을 사용해 OP amp로 구성한 회로를 분석해보자.
'회로설계 공부 > 기초 회로이론' 카테고리의 다른 글
[회로 기초] 비반전 증폭기에 대해 알아보자 (0) | 2022.03.16 |
---|---|
[회로 기초] 반전 증폭기 회로와 가산 증폭기 회로에 대해 알아보자 (0) | 2022.03.15 |
[회로 기초] 대역 차단 필터(Band-reject filter)에 대해 알아보자 (1) | 2022.03.13 |
[회로 기초] 병렬 RLC 대역통과 필터(Band-pass filter)에 대해 알아보자 (0) | 2022.03.12 |
[회로 기초] 직렬 RLC 대역 통과 필터(Band-pass filter)에 대해 알아보자 (1) | 2022.03.11 |